DIALOG(R)File 352:DE

(c) 2000 Derwent Info Ltd. All rts. reserv.

007137331

WPI Acc No: 87-137328/198720

XRAM Acc No: C87-057158 XRPX Acc No: N87-102920

Polysilicon mos transistor - formed in polysilicon layer contg. one or

more carbon, oxygen and nitrogen ions

Patent Assignee: HITACHI LTD (HITA )

Inventor: MOMMA N; SAITO R

Number of Countries: 005 Number of Patents: 006

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week A 19870520 EP 86114610 A 19861022 198720 B JP 62095860 A 19870502 JP 85287750 A 19851223 198723 JP 62147759 A · 19870701 198732 US 4772927 A 19880920 US 86922347 A 19861023 198840 EP 222215 B 19911016 199142 DE 3682021 G 19911121 199148

Priority Applications (No Type Date): JP 85287750 A 19851223; JP 85235241 A 19851023

Cited Patents: A3...8801; DE 3317954; EP 152625; EP 198320; EP 73075;

No-SR.Pub

Patent Details:

Patent Kind Lan Pg Filing Notes Application Patent

EP 222215 A E 7

Designated States (Regional): DE FR GB

US 4772927 A 6 EP 222215 B

Designated States (Regional): DE FR GB

Abstract (Basic): EP 222215 A

In a MOS transistor element in which a source, drain and channel are formed in a polySi layer, the source and drain regions contain a conductivity impurity and the source, drain and channel regions contain ions of O, N or C to restrain the conductivity impurity from diffusing into the channel region. Pref. O, N or C ions are introduced into the whole of the polySi layer.

ADVANTAGE - Lateral diffusion into the channel during annealing is restrained.

Title Terms: POLY; SILICON; MOS; TRANSISTOR; FORMING; POLY; SILICON; LAYER;

CONTAIN; ONE; MORE; CARBON; OXYGEN; NITROGEN; ION

Derwent Class: L03; U11; U12; U13

International Patent Class (Additional): H01L-021/31; H01L-027/08;

H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:J (c) 2000 JPO & JAPIO. All rts. reserv.

02230859 \*\*Image available\*\*

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

**62-147759** [JP 62147759 A]

PUBLISHED:

July 01, 1987 (19870701)

INVENTOR(s): SAITO RYUICHI

MONMA NAOHIRO

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

60-287750 [JP 85287750]

FILED:

December 23, 1985 (19851223)

**INTL CLASS:** 

[4] H01L-027/08; H01L-021/20; H01L-027/00; H01L-027/10

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097, ŒLECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 564, Vol. 11, No. 382, Pg. 123,

December 12, 1987 (19871212)

### **ABSTRACT**

PURPOSE: To sufficiently lower the lateral diffusion of conductive impurity in the polysilicon and make small fluctuation due to small size and high yield by including one element among oxygen, nitrogen and carbon into the entire part of polysilicon.

CONSTITUTION: An insulation film 2 is deposited on a semiconductor substrate 1, the polysilicon layer 3 is futher deposited and it is etched like islands. Next, the oxygen ion 4, for example, is introduced into the polysilicon 3 by the ion implantation method, a gate insulation film 5 is formed, an electrode 9 is then formed, and the conductive impurity ion 8 is introduced by the ion implantation method to form a diffused layer 6 which becomes the source and drain. An insulation film 10 is then deposited and the heat processing is carried out. In this case, the lateral diffusion of conductive impurity is suppressed in the diffusion layer 6 due to existence of oxygen and the diffusion layer 6 is not connected even when the gate electrode 9 has the width of 2 mu m or less. Thereafter, a contact hole is formed on the insulation film 10, the Al electrode 11 is then formed, thus completing small size polysilicon MOS transistor element.

# ⑩ 日本国特許庁(JP)

⑩ 特許出願公開

# 四公開特許公報(A)

昭62 - 147759

@Int Cl.4

識別記号

庁内整理番号

④公開 昭和62年(1987)7月1日

H 01 L 27/08 21/20 102

7735-5F 7739-5F

27/00 27/10 8122-5F 7735-5F

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称

半導体装置の製造方法

②特 願 昭60-287750

②出 願 昭60(1985)12月23日

砂発 明 者

斎 藤

隆一

日立市久慈町4026番地 株式会社日立製作所日立研究所内

の発 明 者

門馬直弘

v.ŝ

日立市久惡町4026番地 株式会社日立製作所日立研究所内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

**3**代 理 人 并理士 小川 勝男

外2名

明 和 望

発明の名称 半導体装置の製造方法

# 特許請求の範囲

1. 半導体基体上のポリシリコン圏にMOSトランジスタ素子を形成する半導体装置の製造方法において、前記ポリシリコン層全体に酸素,窒素,炭素のうちの少なくとも一種類の元素を含有させておいてから、不純物を導入しMOSトランジスタ素子を形成することを特徴とする半導体装置の製造方法。

2. ポリシリコン層のMOSトランジスタ 案子は、 半導体基板に形成されたMOSトランジスタ 案子 とゲート電極を共通化されてあり、前記半導体基 板に形成されたMOSトランジスタ 案子上に絶縁 膜を介して積層して形成されることを特徴とする 前記特許請求の範囲第1項記載の半導体装置の製 造方法。

3. 酸素,窒素,炭素のうちの少なくとも一種類 の元素は、前記ポリシリコン層のMOSトランジ スタ素子のチヤネルが形成されるポリシリコンー 絶縁膜界面近傍では低濃度で含有され、その他の 前記ポリシリコン層中では高濃度で含有されてい ることを特徴とする特許請求の範囲第1項及び第 2項記載の半導体装置の製造方法。

4. 酸料, 窒料, 炭素のうちの少なくとも一種類の元素は、10<sup>19</sup>個/㎡~10<sup>22</sup>個/㎡の濃度であることを特徴とする前記特許請求の範囲第1項及び第2項記載の半導体装置の製造方法。

5. 前記ポリシリコン暦は半導体基体上に絶縁膜を介して設けられることを特徴とする半導体装置の製造方法。

発明の詳細な説明

#### [蔗業上の利用分野]

本発明は半導体装置の製造方法に係り、特に、 素子寸法を微細化し、歩留りを高くし、ばらつき を小さくするのに好適なポリシリコンを用いて形 成するMOSトランジスタ素子の製造方法に関す る。

# 〔従來の技術〕

従来、半導体装置、特にポリシリコンを用いて

形成したMOSトランジスタ素子については、ア イ・イー・イー・イー、トランザクション オン エレクトロン、デバイス、イー・ディー32、ナ ンパー2(1985年)第258頁から第281頁 (IEEE, Trans. on Electron Device E D - 3 2, Ma 2 (1985) p. 258-281)において論じら … . 題があつた。 れている。すなわち、半導体集積回路の集積度を 向上させ、かつ、電気的に絶縁分離を計るために、 単結晶半導体基板上に形成された絶縁膜あるいは トランジスタ素子上にポリシリコンMOSトラン ジスタ素子を積層して形成した構造が用いられて いる。ポリシリコンMOSトランジスタ素子のソ ースおよびドレイン領域はポリシリコン中に導電 性不純物(NMOSではリン,ヒ崇,アンチモン等, PMOSでは姻素、アルミニウム、ガリウム等)を導 入することにより形成される

〔発明が解決しようとする問題点〕

上記従来技術では、ポリシリコン中で結晶粒界 を通る導性性不純物の拡散が非常に速い点につい て配慮されておらず、拡散が速いため熱処理によ

で含有される。また、好ましくは、酸素、窒素、 炭素のうちの少なくとも一種類の元素の濃度は 10<sup>18</sup>~10<sup>22</sup>個/cdの範囲に設定される。 (作用)

#### 〔実施例〕

以下、本発明の実施例を図面を用いて説明する。 第1図は本発明の一実施例を示したものである。 まず、第1図(a)に示すように半導体基板ある つて大きな機方向拡散が起こるため、選出性不知 物を導入する領域の間隔が狭いとソース領域とドレイン領域がつながつてしまうことから、ゲート 長が約2μm以下の徴細な寸法のポリシリコン MOSトランジスタ素子を形成できないという問

本発明の目的は、ポリシリコン中の選載性不利物の検方向拡散を十分に低減し、寸法が微細が歩留りが高くばらつきの小さいポリシリコンMOSトランジスタ茶子を形成するのに好適な半導体装置の製造方法を提供することにある。

#### [問題点を解決するための手段]

上記目的は、ポリシリコン別全体に触業、窒素、 炭素のうちの少なくとも一種類の元素を含有せし めることにより違成される。ここで好ましくは、 酸素、窒素、炭素のうちの少なくとも一種類の元 素は、しいき値 世圧を増加させないために、ポリ シリコンMOSトランジスタ楽子のチヤネルが形 成されるポリシリコン一絶級膜界面近傍では低濃 度で含有され、その他の領域ではこれより 高温度

いは半導体素子1の上に絶縁膜2を堆積し、さら にポリシリコン別3を例えば減圧CVD法を用い て堆積する。通常のホトエツチング法を用いてポ リシリコン暦3を島状にエッチングし素子形成領 城とする。次に、例えば融影イオン4をイオン打 込み法を用いてポリシリコン3中に導入する(含 ·有させる)。ここで、酸素イオン4のイオン打込 みは、ポリシリコン3のエツチングを行なう前に 行なつてもかまわない。打込み条件は、ポリシリ コン3の厚さを考慮してポリシリコン層3全体に 酸器が導入されるように設定される。導入された 酸素濃度は好ましくは1018~1022個/6回の範 囲内に設定される。また、好ましくはチャネル形 成領域すなわちポリシリコン暦3の上面近傍の酸 素濃度は低濃度、例えば10<sup>20</sup>個/cf以下に設定 する。これによつて、酸炭の導入によるしきい値 電圧の増加が阻げられる。次に、第1図(b.)に 示すように、無酸化あるいは絶縁膜堆積を行なう ことによりゲート絶嫌膜5を形成する。次に、第 1 図 ( c ) に示すように、ポリシリコン M:O Sト

社場において、酸素の導入はポリシリコンの地 税時に酸素を含有させる方法を用いてもかまわない。また、酸素のみならず窒素あるいは炭素の導 入によつても同様の不純物拡散抑制が起こること を発明者らは見い出している。

第2図は、本発明の他の実施例として積層構造

MOSトランジスタであり、Tr3,Tr4はポーツリントチャンのSトランジストランシストランとなった。Tr5,Tr6はトランツの電位をあるシジストのであり、D2と記憶をある。Tr1,Tr2のでは、Tr1,で2のでは、Tr2ででは、Tr2ででは、Tr2ででは、Tr2ででは、Tr2ででは、Tr2ででは、Tr2ででは、Tr2では、Tr2では、Tr2では、Tr2では、Tr2では、Tr2でのでは、Tr2では、Tr

尚、MOSトランジスタとしてはPNP,NPN,N+NN+,P+PP+の各構造のものに本発明は適用でき、また、不純物導入は、イオン打込みの他拡散法など公知の各種の導入法を用いることができる。

(発明の効果)

のCMOS湯子を示したものである。すなわち、半導 体装板1上にN型拡散層12、ゲート電極9を形 成してNチヤネルMOSトランジスタ森子を形成 し、この弟子上に役階して例えば酸穀を1019~ 1022個/日の渡度範囲内で含有するポリシリコ ンMOSトランジスタ素子を形成したものである. ポリシリコンMOSトランジスタ素子の拡散層 6 中にはP型不純物が導入されてあり、ゲート電極 9をNチヤネルMOSトランジスタと共通とする ポリシリコンPチヤネルMOSトランジスタ源子 が形成されている。ここで好ましくはポリンリコ ン層下面近傍の酸素濃度は低く設定される。 N チ ヤネルMOSトランジスタ溝子のドレインとポリ シリコンPチヤネルMOSトランジスタ素子のソ ースは接続されている。これによつて積別構造の CNOS 凝子が形成される。

第3回は第2回に示したCNOS素子によつて形成されるスタテイツク動作型のフリップフロップ記憶セルの回路図を示すものである。すなわち、 Trl, Tr2, Tr5, Tr6はNチヤネル

以上述べたように本発明によれば、ポリシリコン中での不純物の機方向拡散が抑制されるため、 寸法が徴組で歩留りが高くばらつきの小さいポリシリコンMOSトランジスタ素子を形成できる。 図面の簡単な説明

第1回(a)~(e)は本発明を適用したポリシリコンMOS業子の形成工程の一実施例を示す 断面構造図、第2回は本発明の他の実施例を示す ものでポリシリコンPチヤネルMOSトランジス タを積層して形成したCNOS業子の断面構造図、ま た、第3回はCNOS業子を用いたフリップフロップ 記憶セルの回路図である。

1 …半導体基板、2 … 絡線膜、3 … ポリシリコン、4 … 酸素, 窒素, 炭素のうちの少なくとも一つの元素イオン、5 … ゲート絶線膜、6 … 拡散層、7 … チヤネル領域、8 … 導電性不類物イオン、9 … ゲート電極、10 … 絶縁物、11 … A 1 電極、12 … N 型不純物拡散層。

代理人 非理士 小川勝男



